 班級人數(shù)--熱線:4008699035 手機:15921673576( 微信同號) |
| 增加互動環(huán)節(jié)，
保障培訓效果，堅持小班授課，每個班級的人數(shù)限3到5人，超過限定人數(shù),安排到下一期進行學習。 |
| 授課地點及時間 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區(qū)1號（中和大道） 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈
開班時間(連續(xù)班/晚班/周末班）：2020年3月16日 |
| 課時 |
◆資深工程師授課
☆注重質量
☆邊講邊練
☆若學員成績達到合格及以上水平，將獲得免費推薦工作的機會
★查看實驗設備詳情，請點擊此處★ |
| 質量以及保障 |
☆
1、如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
☆ 2、在課程結束之后,授課老師會留給學員手機和E-mail,免費提供半年的課程技術支持，以便保證培訓后的繼續(xù)消化；
☆3、合格的學員可享受免費推薦就業(yè)機會。
☆4、合格學員免費頒發(fā)相關工程師等資格證書，提升您的職業(yè)資質。 |
☆課程大綱☆ |
| |
FPGA原理及相關設計技術
1. FPGA簡介
2. FPGA技術原理
3. FPGA發(fā)展現(xiàn)狀及開發(fā)環(huán)境
4. Verilog HDL語言開發(fā)
1) Verilog HDL 程序結構
2) 詞法規(guī)定
3) 邏輯值集合
4) 常量及其表示
5) 數(shù)據(jù)類型
6) 阻塞與非阻塞語句
7) Verilog HDL建模及仿真
FPGA原理及相關設計技術
5. FPGA開發(fā)技術
1) 設計輸入
2) 綜合
3) 布局布線
4) 仿真調試
5) 編程與配置
6) 案例實練
FPGA系統(tǒng)設計
6. 開發(fā)實例：DDR3技術
1） DDR3技術簡介
2） DDR3控制模塊設計
3） PLL處理過程
4） 功能實現(xiàn)及測試
FPGA測試環(huán)境的搭建及測試方法
7. DDR3模塊驗證技術
1） 驗證環(huán)境搭建
2） 驗證思路論證
3） 驗證腳本設計
4） 測試結果分析
8. FPGA系統(tǒng)設計過程分析及提高
|
首頁 課程表 在線聊 報名 講師 品牌 QQ聊 活動 就業(yè)