| Altera FPGA設計技術培訓 |
培訓特點 |
| 個性化、顧問式培訓，互動式授課，針對實際需求，項目案例教學，實戰項目演示，超級精品小班。 |
| 培訓講師 |
華為，中科院，上海貝爾，中興，Xilinx,Intel英特爾,TI德州儀器，NI公司，Cadence公司,Synopsys，IBM，Altera，Oracle，synopsys，微軟，飛思卡爾，等大型公司高級工程師，項目經理，技術支持專家，曙海教育集團，資深講師。
大多名牌大學，碩士以上學歷，相關技術專業，有豐富的理論素養，十多年實際項目經歷，開發過多個大型項目，熱情，樂于技術分享。針對客戶實際需求，案例教學，邊講邊練，互動式溝通，學有所獲。
更多師資力量信息請參見端海師資團隊，請點擊這兒查看。 |
| 培訓報名與課程定制 |
如果您想學習本課程，請點擊這兒聯系報名老師。
如果您沒找到合適的課程或有特殊培訓需求，請點擊這兒訂制培訓。 |
| 班級規模及環境--熱線:4008699035 手機:15921673576( 微信同號) |
|
每期人數限3到5人。 |
|
開課時間和上課地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協同大廈
最近開課時間(周末班/連續班/晚班）： Altera FPGA設計技術培訓開班時間：2020年3月16日 |
|
實驗設備和授課方式 |
☆資深工程師授課
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質
專注高端培訓15年，端海提供的證書得到本行業的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
|
最新優惠 |
|
☆請咨詢客服。 |
|
質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后,授課老師留給學員聯系方式,保障培訓效果,免費提供課后技術支持。
3、培訓合格學員可享受免費推薦就業機會。 |
|
課程大綱 |
| |
|
培訓對象
課程適合于使用FPGA器件進行科研、教學和產品開發的工程師、教師等工程技術人員，也適合于相關專業領域的研究生和高年級本科生。
培訓大綱
專題一：Altera器件高級特型和工具使用進階
主要內容如下：
Altera器件高級特性與應用：
√ 時鐘管理
√ 片內存儲器
√ 數字信號處理單元
√ 高級差分接口
√ 高速串行收發器等。
√ Quartus II工具使用進階
√ LogicLock設計方法
√ 增量編譯方法等
Altera FPGA設計方法和流程：
√ Altera FPGA的標準設計流程
√ 用Modelsim進行FPGA前仿真和后仿真
√ 如何根據性能要求進行FPGA設計，包含接口定義，資源評估等
專題二：FPGA復雜邏輯設計和驗證
FPGA以其高度的定制化和并行化的特征被用來滿足越來越復雜的系統設計，在尖端科技領域FPGA的應用隨處可見，比如數字信號處理與特殊算法的應用，視頻編解碼系統等。然而復雜FPGA系統設計需要我們建立起一套更加有效的設計與驗證方法。本專題將從數據占優和控制占優系統兩個方面對上述問題進行討論。
√ FPGA設計原則：重定時，流水線，并行結構，乒乓結構等
√ FPGA仿真和設計驗證技巧，包含可綜合RTL設計和FPGA的testbench設計
√ FPGA復雜邏輯與算法實現基本結構：數據通路與控制單元
√ 有限狀態機設計的流程和方法
√ 以數字信號處理技術為代表的數據占優系統設計和實例分析（CORDIC，FIR，FFT，數據適配器等）
√ 控制占優系統設計和實例分析（SPI接口，I2C，UART等)
專題三：FPGA高邏輯設計與Datapath設計
本專題介紹基于ASM與ASMD的邏輯設計方法，該設計方法極大簡化了狀態機的設計，被廣泛用于算法狀態機。同時通過對于流水線設計的講解幫助學員理解如何通過規范化的流程與分析進行狀態機的優化。
√ 基于ASM的狀態機設計與基于ASMD的算法狀態機設計
√ 流水線的劃分與優化
√ 算法設計示例
專題四：FPGA高級接口與系統協同設計
FPGA一個重要的任務就是與各種模擬、數字外設進行接口，FPGA提供幾乎工業界所有接口的實現。接口設計也常常是FPGA設計當中最大的挑戰之一。同時通過FPGA與DSP處理器或者外部控制器如USB、以太網等芯片的接口設計也是在系統級設計中越來越關注的問題。特別是與DSP的整合設計，已經成為FPGA設計中一個專門的課題。
√ 高速并行接口與緩存設計（ADC、DAC、LCD、Camera）
√ 高速差分接口與高速串行收發器設計（LVDS與RapidIO）
√ FPGA的USB與以太網接口實例
√ FPGA的PCIe設計實例
√ FPGA與DSP處理器的接口設計
專題五：FPGA時序分析、約束與優化
“好的時序電路不是仿真出來，而是通過RTL設計和時序約束出來的”，時序分析和約束是設計FPGA高速處理系統中必不可少的一部分。本專題討論通過Quartus設計工具進行時序約束設計，同時講解異步時鐘域信號的處理技術。通過對于整個時序優化過程的講解，幫助學員建立完整的時序設計與優化概念。
√ 靜態時序分析基礎：包含建立時間，保持時間，時鐘偏斜，Recovery和Removal等
√ 異步時鐘域信號處理技術：亞穩態解決方法
√ FPGA中存在的時序問題和解決方法
√ 使用Quartus工具進行時序約束設計：包含輸入時序約束、寄存器到寄存器時序約束、輸出時序約束等
√ 設計實例分析：異步時鐘域信號的處理方法
√ 設計實例分析：怎樣用QuartusII時序分析工具進行時序約束，從而加速流水線
專題六：FPGA嵌入式系統開發
隨著FPGA技術的發展，在FPGA上實現可編程片上系統（SOPC）在技術上已成為可能。基于FPGA的SOPC系統開發已成為目前FPGA應用的一個熱點。Altera提出的SOPC理念為復雜的FPGA設計開辟了嶄新的道路，在可控的資源占用前提下SOPC整合了大量資源，極大方便了設計者。而Qsys則將這一設計理念進一步發揚，不僅僅針對軟核處理器，對于各類系統級設計，Qsys都給出了非常好的解決方案。這為更加復雜的系統級設計提供了嶄新的途徑。這一理念統一了設計接口，幫助設計團隊在FPGA內部甚至是FPGA外部更好地協調、重用設計。
√ Altera SOPC與Qsys
√ NIOS II軟核處理器及其應用
√ Altera SOPC與Qsys接口設計
√ 基于Qsys與NIOS II設計實驗
|
首頁 課程表 在線聊 報名 講師 品牌 QQ聊 活動 就業