1769国产一区二区三区_午夜顶级AAAAA片在线看_免费一区二区三区四区_五月丁香亚洲色婷婷

        C6000 DSP硬件培訓課程主要培養(yǎng)學生對DSP體系結構的理解，掌握基于C6000的DSP芯片及高速板級高速電路硬件開發(fā)技術，能夠開發(fā)自己的DSP系統(tǒng)。

        DSP系統(tǒng)的硬件開發(fā)工程師，電子類專業(yè)的大學生和研究生。

        學員學習本課程應具備下列基礎知識：
        ◆了解數(shù)字信號處理原理；
        ◆有硬件電路設計基礎；
        ◆有匯編語言和C語言基礎。

        每期人數(shù)限3到5人。人手一機，全程實踐。

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在下期培訓班中重聽；
        2、培訓結束后,授課老師留給學員聯(lián)系方式,保障培訓效果,免費提供課后技術支持。
        3、培訓合格學員可享受免費推薦就業(yè)機會。

第一階段

第1部分 DSP最小系統(tǒng)設計

      1.1 最小系統(tǒng)組成
      1.2 程序 ROM
      1.3 電源
      1.4 時鐘
      1.5 復位電路
      1.6 JTAG

第2部分 C6000的體系結構

      2.1 C 6000 CPU 的結構
      2.2 C 6000 基本指令系統(tǒng)
      2.3 C 6000 存儲器映射
      2.4 C 6000 外設概述

第3部分 C6000的外設

實驗課： 用硬件設計軟件Allegro cadence軟件畫C6000系統(tǒng)最小系統(tǒng)原理圖

      1 ） 熟系 Allegro cadence 軟件原理圖工具
      2 ） 理解 C6000 最小系統(tǒng)組成原理
      3 ） 學習畫原理圖

第二階段

第4部分 高速電路設計理論基礎

      4.1 高速電路簡介
      4.2 傳輸線理論
      4.3 反射及端接技術
      4.4 串擾及其改善
      4.5 地彈及其改善

第5部分 電路板設計流程

      5.1 電路板設計流程的演變
      5.2 用 Allegro cadence 軟件設計電路板的流程
      5.3 信號仿真

實驗課：用Allegro cadence軟件畫C6000最小系統(tǒng)的PCB

      1 ） 熟系 Allegro cadence 軟件 PCB 工具
      2 ） 學習畫 PCB
      3 ）學習仿真
      4 ） 學習仿真