1769国产一区二区三区_午夜顶级AAAAA片在线看_免费一区二区三区四区_五月丁香亚洲色婷婷

       了解信號(hào)完整性技術(shù)以及如何應(yīng)用于 Xilinx FPGA 和半導(dǎo)體存儲(chǔ)器間的高速接口。本課程將講述高速總線和時(shí)鐘設(shè)計(jì)，包括傳輸線終端、負(fù)載及抖動(dòng)。您將采用CAD 工具包實(shí)現(xiàn)IBIS 模型仿真。本課程還包括管理PCB 和片上終端相關(guān)內(nèi)容。

        ?? 最好具有 Xilinx FPGA 設(shè)計(jì)經(jīng)驗(yàn)(或?qū)W過 FPGA 設(shè)計(jì)原理課程)

        ?? 信號(hào)完整性問題的領(lǐng)域界定
        ?? IBIS 模型
        ?? 使用合適的傳輸線終端
        ?? 了解負(fù)載對(duì)信號(hào)傳播的影響
        ?? 減小抖動(dòng)的影響
        ?? 管理存儲(chǔ)器高速數(shù)據(jù)總線
        ?? 了解選擇 PCB 封裝效應(yīng)
        ?? 片上終端和分立終端的區(qū)別

        Mentor 實(shí)驗(yàn)

        實(shí)驗(yàn)1． 選擇合適的Mentor 仿真器
        實(shí)驗(yàn)2． 信號(hào)完整性動(dòng)手實(shí)驗(yàn)，觀察反射和傳播效應(yīng)
        實(shí)驗(yàn)3． 使用IBIS 仿真器，研究基本的傳輸線效應(yīng)
        實(shí)驗(yàn)4． 使用存儲(chǔ)的仿真信息進(jìn)行功率計(jì)算并進(jìn)行附加的時(shí)鐘仿真
        實(shí)驗(yàn)5． 觀察傳輸線的耦合效應(yīng)
        實(shí)驗(yàn)6． 演示如何使用EBD 模型處理SDRAM 模塊

        Cadence 實(shí)驗(yàn)

        實(shí)驗(yàn)1． 選擇合適的Cadence 仿真器
        實(shí)驗(yàn)2． 分析一個(gè)簡(jiǎn)單的時(shí)鐘網(wǎng)絡(luò)
        實(shí)驗(yàn)3． 多點(diǎn)時(shí)鐘網(wǎng)絡(luò)引起的信號(hào)完整性效應(yīng)
        實(shí)驗(yàn)4． 交調(diào)分析
        實(shí)驗(yàn)5． 地址和數(shù)據(jù)分析